晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。它会影响到晶振
的谐振频率和输出幅度，一般订购晶振时候供货方会问你负载电容是多少。
晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的
电容,△C一般为为7至8pf，晶振的等效电路图其实就是一个RLC电路。
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部通常是一个反相器,
或者是奇数个反相器串联。在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于
CMOS 芯片通常是数M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就
不用接了。这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的
放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振
荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的
分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从
并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡。
在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不
同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶
体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个
电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减
小输入端对地电容量, 而增加输出端的值以提高反馈量。
对PIC单片机外接晶体振荡器一般接15-30pF负载电容；为了获取更快的起振时间，CLKOUT
接电容可比CLKIN接电容大一点，同时也降低了环路增益；这个电容会对晶振频率产生微弱影响，
根据LC谐振，增大负载电容，频率会微弱的减小。
设计考虑事项：
1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶
振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路
还会给振荡器增加寄生电容。
2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
3.当心晶振和地的走线
4.将晶振外壳接地
如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使
晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪。当波形出现削峰,畸变时,可增加
负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻。
|
